百大专升本

　　2018年底就发布了基于RISC-V指令集的自主通用架构SweRV、开源的SweRV指令集模拟器(ISS)，并向第三方芯片厂商开放。

　　SweRV Core EH2基本架构不变，工艺升级为台积电16nm FinFET造，以获得性能、功耗、面积的最佳平衡，模拟性能提升29％达到6.3 CoreMark/MHz，内核面积缩小39％仅为0.067平方毫米。

　　SweRV Core EL2是一个超级精简版，还是32位顺序架构、16nm工艺，但改成单路超标量、4级流水线、单线程，内核面积只有区区0.023平方毫米，性能约3.6 CoreMarks/MHz。

　　西数表示，EH1、EH2、EL2核心都会在近期出现在大量产品中，但没有透露具体名单(或许自家SSD主控?)，而这些核心都会继续对外开放，以壮大RISC-V的生态。

　　此外，章丘市双丰炊具设备厂，西数还发布了基于以太网OminXtend的缓存一致性技术的硬件参考设计，开发者可引入自己的芯片设计中，比如GPU、FPGA、机器学习加速器等等。

　　西数已将此设计交给芯片联盟(Chips Alliance)，后者今后将负责OmniXtend协议的进一步开发。