【生意多】-免费发布分类信息
当前位置: 首页 » 新闻 » 行业 » 正文

AMD已经宣布了其代号为Rome的下一代EPYC处理器

放大字体  缩小字体 发布日期:2020-06-28 18:35:14    浏览次数:5
导读

  AMD已经宣布了其代号为Rome的下一代EPYC处理器。它预览的64核芯片是为服务器设计的,基于TSMC的7nm工艺和AMD的Zen 2微体系结构。  据AMD称,Zen 2在性能,功耗和密度方面都进行了重大改进,可以降低数据中心的运营成本,并通过降低芯片的散热要求来帮助公司减少碳足迹。  这是AMD首次详细介绍其Zen 2架构,并且具有

  AMD已经宣布了其代号为Rome的下一代EPYC处理器。它预览的64核芯片是为服务器设计的,基于TSMC的7nm工艺和AMD的Zen 2微体系结构。

  据AMD称,Zen 2在性能,功耗和密度方面都进行了重大改进,可以降低数据中心的运营成本,并通过降低芯片的散热要求来帮助公司减少碳足迹。

  这是AMD首次详细介绍其Zen 2架构,并且具有对AMD Infinity Fabric互连的增强功能,该互连将单个处理器封装中的独立硅片链接在一起。AMD是指每一块硅作为“ 小芯片 ”,并且该方法可以被看作是模块化设计使其与引入的演进第一EPYC芯片。

  现有的EPYC芯片最多具有四个Zen CPU模块,但罗马现在将具有多个7nm Zen 2小芯片和使用更成熟的14nm工艺制成的I / O芯片。I / O芯片将利用Infinity Fabric互连来链接小芯片和八个DRAM接口。此外,将内存控制器移至I / O芯片还可以确保所有CPU小芯片具有相等的内存访问延迟。

  此外,诸如DRAM和Infinity Fabric之类的物理接口往往无法随着过程的缩小而很好地扩展,因此将CPU小芯片与I / O芯片分开可以使AMD进一步缩小小芯片的数量。它还使AMD能够以相同的功率容纳更多的CPU内核,并且据称比传统的单芯片设计更具生产成本效益。

  预计Zen 2也将包括一些进步,例如改进和更高效的执行管道,更好的分支预测和指令预取,将浮点宽度加倍到256位以及针对Spectre安全漏洞的基于硬件的缓解措施。

  更具体地说,罗马提供了增加的每个周期指令以及改进的I / O和内存带宽。这也是第一个PCIe 4.0 x86服务器芯片,其中每个通道的带宽加倍以提高数据中心加速器性能。与当前的AMD EPYC芯片相比,每个插槽的计算性能预计也将翻倍,而浮点性能将提高四倍。

  在Computex 2020主题演讲期间,AMD举行了第2代AMD EPYC服务器平台与 运行NAMD Apo1 v2.12基准测试的基于2P Intel Xeon 8280的服务器的首次公开竞争性展示,该服务器用于高性能分子动力学模拟。在该基准测试中,第二代AMD EPYC处理器的预生产服务器性能比Intel Xeon服务器高出2倍以上,模拟20ns数据的速度是竞争对手的两倍:

  值得赞赏的是,AMD的EPYC Rome处理器与旧的那不勒斯平台在插槽上兼容,并且将来将与基于AMD Zen 3的Milan平台一起使用。该公司还确认其Zen 4架构已步入正轨。

 
关键词: 处理器IC
(文/小编)
打赏
免责声明
• 
本文为小编原创作品,作者: 小编。欢迎转载,转载请注明原文出处:https://www.31duo.com/news/show-333455.html 。本文仅代表作者个人观点,本站未对其内容进行核实,请读者仅做参考,如若文中涉及有违公德、触犯法律的内容,一经发现,立即删除,作者需自行承担相应责任。涉及到版权或其他问题,请及时联系我们。
 

(c)2016-2019 31DUO.COM All Rights Reserved浙ICP备19001410号-4

浙ICP备19001410号-4